module seg_display(
	input		clk,						//系统时钟
	input		rst_n,					//系统复位
	input		[3:0]		seg_data,		//数码管要显示的数值
	
	output	reg[6:0]	seg_out		//数码管段选信号
);

always @(seg_data)
begin
		case(seg_data)
		4'b0001: seg_out= 7'b1111001;		//数码管显示数字1	 
		4'b0010: seg_out= 7'b0100100; 	//数码管显示数字2	
		4'b0011: seg_out= 7'b0110000; 	//数码管显示数字3	
		4'b0100: seg_out= 7'b0011001; 	//数码管显示数字4	
		4'b0101: seg_out= 7'b0010010; 	//数码管显示数字5 	
		4'b0110: seg_out= 7'b0000010; 	//数码管显示数字6	
		4'b0111: seg_out= 7'b1111000; 	//数码管显示数字7	
		4'b1000: seg_out= 7'b0000000; 	//数码管显示数字8	
		4'b1001: seg_out= 7'b0011000; 	//数码管显示数字9	
		4'b0000: seg_out= 7'b1000000;		//数码管显示数字0
		endcase
end

endmodule
